# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

⑩日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

昭64-15947

@Int.Cl.¹

識別記号

厅内整理番号

每公開 昭和64年(1989)1月19日

H 01 L 21/82 27/04

7925-5F A-7514-5F

審査請求 未請求 発明の数 1 (全3頁)

毎発明の名称 半導体装置

②特 顧 昭62-171980

ூ出 頤 昭62(1987)7月9日

总 明 者 大 内

康 憲

東京都港区芝5丁目33番1号 日本電気株式会社内

愈出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

乏代 理 人 弁理士 栗田 春雄

1819 THE

明 細 客

L 発明の名称 半導体装置

#### 2 特許請求の範囲

- (1) 多数のトランジスタを有するセル領域と、 これらに配線を行う配線領域とを、上下辺に沿って交互に平行に配置し、 辺客の要求により前記 配線領域の配線パターンのみを設計して形成する四角形のチップからなるゲート アレイ あるい はスタンダードアレイ 設計方式の半導体装置に かいて、 前記四角形のチップ をその対角級に沿って4つに区分し、 これら4つの三角形の各部分にチップの周囲辺に平行に前記セル領域かよ び配線領域を交互に配置することを特徴とする 半導体接置。
- (2) 電気配盤および接地配盤を対角線に沿って設けた特許請求の範囲第(1)項記載の半導体装置。

3 発明の詳細な説明

産業上の利用分野

本発明はダートアレイやスタンダードセルの設計方式を用いて、肌客の注文に応じて論項回路を 任意に形成するLSIチップからたる半導体装置-に関し、特にゲートアレイやスタンダードセルの セル配置かよび電源配線に関するものである。

従来の技術

近年、各種の電子装置の多級化に対して積々の 論理回路を有する半導体装置が用いられ、少量多 品種化の傾向にある。とれに対処するために、ト ランジスタを有する基本構成(セル)を規則的に 配列した半導体基板上に、異客の要求にあった配 級パターンを設計形成して、半導体装置を形成す ることが広く行われている。

従来、この他の半導体乾燥の一例は第4図に示すように、チップの上下辺に沿ってゲートアレイヤスタンダードセルが配列されるセル領域1と、 配殻領域2とが交互に平行に配置され、周囲に入 山力端子領域4を有するものであった。そしてセ ル領域1の同一の列間かよび異った列間にある各々のセル相互間の接続配線は、主に配線領域2内で行われ、かつとの配線領域2にかいては、一般にセル領域1に平行するX軸とこれに直交するY軸との2つの方向の配線パターンを別々の2届に設け、折曲げ部にスルーホールを用いて配線するものであった。

したがって配線領域2の配線パターンの分布は、 第5図に示すように阿伽部6で少なく中央部5に 集中する傾向があり、配線領域2の福は中央部5 の配線盤に合わせて比較的に広くとる必要があり、 西伽部6では配線密度が少なく有効に使用されず、 そのためセル領域が成少するという欠点があった。

また、チップ周辺にある入出力端子領収4上の 電質端子かよび接地端子からチップ内のセル領域 1に電視電圧を供給するための電際配級かよび接 地配級も、同じくセル領域1に沿って配位される ため、チップの中央部までの配級パターンの距離 が長くなり、配線に生ずる電圧の降下によりセル 回路の動作マージンを低下させる原因となってい

短くたる四角の現状に配置されているため、モル 領域間の配触領域における配額分布は、中心に対 して対称ナなわち一様になり平均化される。

また電源配級パターンを対角級に沿って通すと とにより、配線距離が短縮して低圧の降下が減少 し、回路の動作が安定する。

#### 尖施例

次に本発明の実施例について図前を参照して説 明する。

本発明の一契施例を平面図で示す第1図を診照すると、本発明の半球体製配は、四角形のチップを対角級で4つに区分し、この区分された4つの各三角形部分に、内部セル領域1と配額領域2とを周囲辺に沿って平行に配置した構成、すなわちチップの投外周から中央に向って長さが瓜に坦くなるセル領域を周囲辺に沿って四角に強状に並べた構造になっている。また外周には入出力端子領域4を有している。

次に本乳施例の動作について第1図を用いて説 明ナる。 た。

発明が解決しようとする問題点

本発明の目的は、上記の欠点、すなわら平行に 配置されるセル領域間の配級領域の幅を広くとら なければならず、セル領域が酸少するという問題 点、また框頭端子および接地端子からセル領域を の電頭供給のための配線が扱くなり、框匠の降下 が起き易いという問題点を解決した半導体装置を 提供することにある。

問題点を解決するための手段

本発明は上述の間数点を解決するために、四角形のチップを対角額で4つに区分し、この区分された4つの三角形部分に、内部セル領域と配線領域とを、周囲辺に沿って平行に配似し全体として現状とした構成を採用するものであり、特にこのチップ上の対角線に沿って電源配級を通す構成を採用するものである。

作用

本発明は上述のように構成したので、セル領域 がチップの最外周から中央に向って、長さが傾に

セル領域1内にある個別のセル間の相互配盤は、 配級領域2もセル領域1と同様に銀状になってい るため、配線の均一化が図られ、配際領域2の婚 を従来よりも独めることが可能になる。

更に、第3四に示すように、チップの上下辺に 沿った三角形部分AかよびCと左右辺に沿った三 角形部分BかよびDにかいて、直交するX値かよ びY軸の2個配験の層をセル領域の配置(長さの) 方向Fに合わせて上下層を逆向きに定めることに より、同一配額はを用いてチップ内を環状に一局 することが可能になり、X軸、Y軸折血げのため のスルーホールの数を少なくすることが可能にな る。

次に第2図は第1図のチップに散けられる似原 Aとび接地の配線の構成を示しており、低原および接地配線パターン3は入出力端子領域4の電原 端子 V および接地端子 G に接続されて、チップの 周囲および対角線に沿って設けられている。した がって、との電弧(接地)配線パターン3からセ を領域の各七ル海の配線が組織化され、電圧降下 が似少し、セル回路の動作を確果にすることがで きる。

なむ、この対角線上の批グおよび接地配線パタ ーン3は、一般の2胎の配線胎の上の第3胎に並 ぺて殺けることもできるし、前述の各三角形部分 の配線のX軸,Y軸の逆転の場合に、配線のない 対角線面に設けるなど任意の方法が実施される。

ただし中心の対角級配線の交点については、他 **尊,接地いずれかをスルーホールを用いて他の面** て接続するか、飛越し配線を行わせるなどによっ て夹焼される。

#### 発明の効果

以上に説明したように、本発明によれば、四角 形のチップを対角線で区分した4つの三角形部分 に、周囲辺に沿って平行にセル領域かよび配盤領 娘を現状に配置することにより、配線領域の傷を 狭くてき、セル密度の増加が図れるという効果が ある。また電弧(接地)配級パターンを対角級に 沿って設けることにより、他欲かよび接地の配線 長をより短くし、セル回路の動作を確実にすると


いう効果がある。更に配線領域のX軸とY軸とを 三角形部分で交互に逆に定めることにより配扱の ためのスルーホール数を少なくし、信頼性を向上 てきるという効果がある。

#### 4. 図面の簡単な説明

第1図は本発明の一尖施例の平面図、第2図は 本発明の構成における肌菌(接地)配規を示す図、 第3図は木発明のセル領域の配限方向を示す図、 第4図は従来のセル傾切と配級領域とを示す図、 第5図は第4図の場合の配線分布を示す図である。 1 ……七ル領域、2 ……配線領域、3 …… 11 係

(接地)配線パターン、4……入出力帽子領域、 A.B,C.D……三角形部分、F……セル領収の 配置方向、 0 ······接地端子、 V ······证 硕端子。

> 代理人 护理士. 堆::// 粱 田油 經濟 身



CLIPPEDIMAGE= JP401015947A

PAT-NO: JP401015947A

DOCUMENT-IDENTIFIER: JP 01015947 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: January 19, 1989

INVENTOR-INFORMATION:

NAME

OUCHI, YASUNORI

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY

N/A

APPL-NO: JP62171980

APPL-DATE: July 9, 1987

INT-CL (IPC): H01L021/82;H01L027/04

US-CL-CURRENT: 257/210

#### ABSTRACT:

PURPOSE: To increase the cell density by annularly placing cell regions and wiring regions in the four triangular sections obtained by partitioning a quadrangular chip with the diagonal lines, along and in parallel with the perimetrical sides, thereby narrowing the width of the wiring regions.

CONSTITUTION: The device is provided with a construction in which a quadrangular chip is <u>partitioned</u> into four with the diagonal lins and internal cell regions 1 and wiring regions 2 are placed in the four respective triangular sections along and in parallel with the perimetrical sides, that is, a structure in which cell regions the lengths of which

sequentially become shorter from the outermost perimetry to the center are annularly arranged in a quadrangle along the perimetrical sides. interconnections between the individual cells in the cell regions are uniformized since the wiring regions 2 are also annular as with the cell regions 1, and it is possible to narrow the width of the wiring regions 2. Then, a power supply and grounding wiring pattern 3 is connected to a power supply terminal V and a ground terminal G of an input/output terminal region 4 and provided along the perimeter of the chip and the diagonal lines. Accordingly, the wiring is shortened, the voltage drop decreases, and the operation of the cell circuit is assured.

COPYRIGHT: (C) 1989, JPO&Japio

THIS PAGE BLANK (USPTO)